Βίντεο: ΠΛΗ10 ΜΑΘΗΜΑ 1.3 - ΜΕΡΟΣ 2/9 - Λογικές Πύλες 2025
Στα ηλεκτρονικά, ένα flip-flop είναι ένας ειδικός τύπος κυκλώματος μανδάλωσης. Υπάρχουν πολλοί διαφορετικοί τύποι σαγιονάρων. Οι πιο συνηθισμένοι τύποι σαγιονιών είναι:
-
SR flip-flop: Είναι παρόμοιο με ένα μάνδαλο SR. Εκτός από την είσοδο CLOCK, ένα flip-flop SR έχει δύο εισόδους, με την ένδειξη SET και RESET. Εάν η είσοδος SET είναι ΥΨΗΛΗ όταν ενεργοποιηθεί το ρολόι, η έξοδος Q πηγαίνει ΥΨΗΛΗ. Αν η είσοδος RESET είναι ΥΨΗΛΗ όταν ενεργοποιηθεί το ρολόι, η έξοδος Q πηγαίνει ΧΑΜΗΛΗ.
Σημειώστε ότι σε ένα flip-flop SR, οι είσοδοι SET και RESET δεν πρέπει να είναι και οι δύο ΥΨΗΛΟΙ όταν ενεργοποιείται το ρολόι. Αυτή η κατάσταση θεωρείται μη έγκυρη και η προκύπτουσα έξοδος δεν είναι προβλέψιμη αν παρουσιαστεί αυτή η κατάσταση.
-
D flip-flop: Έχει μόνο μία είσοδο επιπλέον της εισόδου CLOCK. Αυτή η είσοδος ονομάζεται είσοδος DATA. Όταν ενεργοποιείται το ρολόι, η έξοδος Q αντιστοιχεί στην είσοδο DATA. Έτσι, εάν η είσοδος DATA είναι ΥΨΗΛΗ, η έξοδος Q πηγαίνει ΥΨΗΛΗ και εάν η είσοδος DATA είναι LOW, η έξοδος Q πηγαίνει LOW.
Τα περισσότερα πτερύγια τύπου D περιλαμβάνουν επίσης εισόδους S και R που σας επιτρέπουν να ορίσετε ή να επαναφέρετε το flip-flop. Σημειώστε ότι οι είσοδοι S και R σε ένα D-flip-flop αγνοούν την είσοδο CLOCK. Έτσι, αν εφαρμόσετε ένα HIGH είτε στο S είτε στο R, το flip-flop θα ρυθμιστεί ή θα επαναληφθεί αμέσως, χωρίς να περιμένει κάποιος παλμός ρολογιού.
-
JK flip-flop: Μια κοινή παραλλαγή του flip-flop SR. Το JK flip-flop έχει δύο είσοδοι, που φέρουν την ένδειξη J και K. Η είσοδος J αντιστοιχεί στην είσοδο SET σε ένα flip-flop SR και η είσοδος K αντιστοιχεί στην είσοδο RESET.
Η διαφορά μεταξύ ενός JK flip-flop και ενός SR flip-flop είναι ότι σε ένα JK flip-flop, και οι δύο εισόδους μπορούν να είναι ΥΨΗΛΟΙ. Όταν οι εισόδους J και K είναι ΥΨΗΛΕΣ, η έξοδος Q είναι εναλλασσόμενη , πράγμα που σημαίνει ότι η έξοδος εναλλάσσεται μεταξύ HIGH και LOW.
Για παράδειγμα, αν η έξοδος Q είναι ΥΨΗΛΗ όταν ενεργοποιείται το ρολόι και τα J και K είναι και τα δύο ΥΨΗΛΑ, η έξοδος Q έχει ρυθμιστεί σε LOW. Αν το ρολόι ξαναρχίσει ενώ το J και το K παραμένουν HIGH, η έξοδος Q έχει ρυθμιστεί σε HIGH πάλι και ούτω καθεξής, με την έξοδο Q να αλλάζει από HIGH σε LOW σε κάθε tick.
-
T flip-flop: Αυτό είναι απλά ένα JK flip-flop του οποίου η έξοδος εναλλάσσεται μεταξύ HIGH και LOW με κάθε παλμό ρολογιού. Οι ελεγκτές χρησιμοποιούνται ευρέως σε λογικά κυκλώματα επειδή μπορούν να συνδυαστούν για να σχηματίσουν κυκλώματα μέτρησης που μετράνε τον αριθμό των λαμβανόμενων παλμών ρολογιού.
Μπορείτε να δημιουργήσετε ένα τρισδιάστατο πηδάλιο από ένα φλας με φλάντζα D συνδέοντας την έξοδο Q-bar απευθείας στην είσοδο D. Έτσι, κάθε φορά που λαμβάνεται ένας παλμός ρολογιού, η τρέχουσα κατάσταση της εξόδου Q είναι ανεστραμμένη (αυτή είναι η έξοδος Q-bar ) και τροφοδοτείται πίσω στην είσοδο D.Αυτό αναγκάζει την έξοδο να εναλλάσσεται μεταξύ HIGH και LOW.
Μπορείτε επίσης να δημιουργήσετε ένα T flip-flop από ένα JK flip-flop, απλά με σκληρή καλωδίωση τόσο των εισόδων J και K στο HIGH. Όταν τα J και K είναι ΥΨΗΛΑ, το JK flip-flop λειτουργεί ως εναλλαγή.
Παρόλο που μπορείτε να κατασκευάσετε τα δικά σας κυκλώματα flip-flop χρησιμοποιώντας πύλες NAND, είναι πολύ πιο εύκολο να χρησιμοποιήσετε ολοκληρωμένα κυκλώματα (IC) που περιέχουν σαγιονάρες. Ένα κοινό παράδειγμα είναι το 4013 Dual D Flip-Flop. Αυτό το τσιπ περιέχει δύο flip-flops τύπου D σε ένα πακέτο DIP με 14 ακίδες.
| Pin | Όνομα | Επεξήγηση | Ακίδα | Όνομα | Επεξήγηση |
|---|---|---|---|---|---|
| Εμπλοκή 2 Εισαγωγή SET | 2 | Q1-bar | Αναστροφή 1 Έξοδος Q-bar | 9 | DATA2 |
| CLOCK1 | Flip-flop 1 Εισαγωγή CLOCK | 10 | RESET2 | 11 | |
| CLOCK2 | Flip-flop 2 Εισαγωγή CLOCK2 | 5 | DATA1 | 7 | |
| GND | Γείωση | 6 | SET | Flip-flop 1 είσοδος SET | 13 |
| Q2 | > 14 | VDD | +3 έως 15 V |
